Computex 2021– CEO AMD Dr Lisa Su, dalam pidatonya di Computex 2021 Keynote merinci apa yang mungkin menjadi mikroarsitektur “Zen 3+” yang menjadi berita akhir-akhir ini, meskipun nama “Zen 3+” tidak pernah digunakan dalam pidato utama.
AMD telah berkolaborasi dengan TSMC dalam mengembangkan teknologi susun 3D die-on-die baru menggunakan TSVs (through-silicon vias) dan substrat silikon struktural, untuk menempatkan SRAM 64 MB di atas CCD “Zen 3”, yang disebutnya 3D Cache Vertikal. Cache die ini berada tepat di atas wilayah yang memiliki cache L3 32 MB CCD sendiri, dan perbedaan ketinggian antara kedua die diratakan menggunakan silikon struktural.
Pada saat ini, belum diketahui bagaimana hierarki cache diubah, apakah cache tambahan 64 MB bersebelahan dengan cache L3 on-die, atau apakah cache korban L4 ke L3$. Dengan itu, jumlah total cache CCD melonjak menjadi 100 MB (4 MB L2 cache + 32 MB L3 cache + 64 MB 3D Vertical Cache).
AMD telah membuat beberapa klaim mengejutkan mengenai dampak kinerja Teknologi Cache Vertikal 3D. Ia mengklaim bahwa kinerja game meningkat rata-rata 15%, yang mirip dengan dampak kinerja dari generasi Zen 3 itu sendiri. Dengan keuntungan ini, AMD berharap untuk menutupi defisit kinerja game apa pun yang dimiliki mikroarsitektur “Zen 3” dengan “Rocket Lake-S” Intel. Prosesor pertama yang menerapkan Teknologi Cache Vertikal 3D akan mulai tiba pada akhir tahun 2021, yang berarti bisa jadi prosesor desktop seri Ryzen 6000, sementara seri Ryzen 7000 yang dipastikan akan menggunakan “Zen 4” fabrikasi 5 nm untuk dirilis pada 2022.
Bagaimana rencana AMD untuk merilis die yang diperbarui ini pada ekosistem PC client tetap menjadi misteri. Prototipe yang ditunjukkan Dr. Su dalam pidato utamanya jelas terlihat menggunakan Socket AM4. Jika Socket AM5 yang baru akan diluncurkan akhir tahun ini, kemungkinan besar CCD “Zen 3 + 3D VC” ini dapat dipasangkan dengan cIOD yang diperbarui (client I/O die) yang mendukung memori DDR5, dan dapat dikemas untuk AM5.
Sumber : Computex Daily, TechpowerUp
